# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-072757

(43)Date of publication of application: 24.04.1984

(51)Int.CI.

H01L 25/02

(21)Application number: 57-184371

H01L 23/48

(22)Date of filing:

20.10.1982

(71)Applicant : FUJITSU LTD

(72)Inventor: WAKABAYASHI TETSUSHI


**MURATAKE KIYOSHI** 

#### (54) SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To make the inductance at the connecting part of a chip capacitor small, by attaching the chip capacitor between the power source and the grounding of a semiconductor lead frame, thereby making a mounting density large.

CONSTITUTION: A specified patterning of a metal such as Kovar is performed, and a lead frame is formed by performing etching or blanking by a press form. A plurality of leg shaped outer lead parts 5 of the lead frame and an IC chip 7 mounted on a rectangular stage 6, which is provided at the central part, are bonded and electrically connected by wires 8. In the case of, e.g., 16 pin semiconductor, 16 legs from No.1 to No.16 are provided except tie bars 10a and 10b, which support the stage part, with groups of 8 pieces being arranged on the right and left sides. A land part 11 for mounting a chip capacitor is provided at a part of the lead part of the No.8 pin 5a, which is the power source pin. The IC chip 7 is attached to the stage 6 by resin, metal, or the like.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (9) 日本国特許庁 (JP)

**①特許出順公開** 

# ⑩公開特許公報(A)

昭59-72757

**Mint. Cl.**3 H 01 L 25/02 23/48

識別記号

庁内整理番号 7638--5 F 7357--6 F 母公開 昭和59年(1984) 4 月24日

発明の数 1 審査請求 未請求

(全3買)

**分半導体装置** 

204特

類 昭57--184371

**②出 願 昭57(1982)10月20日** 

仰発 明 者 若林哲史

川崎市中原区上小田中1015番地 富士通株式会社内 優発 明 審 村竹湾

川崎市中原区上小田中1015番地 富士通株式会社内

仰出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

仰代 理 人 奔延士 松崗宏四郎

明 毎 き

) , 発閉の名称

华森外波置

#### 2. 特許領水の範囲

(1) リードフレームにおけるチップ搭載用のステージを支持するタイパーと第1の繊細供給用リードが接続され、該タイパーと第2の電源供給同リード間にチップコンデンサが致り付けられ、機関制止されてなることを特徴とする半導体装置。

(2) 胺タイパーと接続1の電源鉄給局リードが 連続して形成されていることを特徴とする特許時 求の範囲第1項記載の学導体装置。

# 3. 発明の詳細な説明

#### (1) 発明の接折分野

本発謝は樹脂討止型半滞体装置に低り、特にチャプスンデンサをリードフレームの電視・慢地間 に接続した半導体装置に関する。

#### (2) 技術の背景

近時、半導体装置の無線度が向上するとともに 処理スピードが上がってきたために、第線制御を 駆動するための電源係格時に付加するパイパス府 コンデンラを接続するためのリード級の長さ、す なわちインダクタンス成分や。ブリント基板に取 り付けられるパイパス用コンデンサ当体の大きさ によって実装時に大型化する等の問題がクローズ アップされてきている。

すなわち、従来はプリント基板上に無税 国路を パッケージした単導体装置を複数間パンダ行けし た場合に複数の半導体装置に対して一つのバイバ ス用コンデンサを付加して電源よりのパルス機能 音の吸収を行わせていたが、複数の集積 落路自体 も個々に様々の動作を行っているために集積 国路 自体もノイズを発生し、複数の集積 國路 相互間に 影響を及ぼす問題があり、無独固路をパッケージ した複数の米導体装置の個々にバイバス用コンデ ンサを付加するようになってきている。

この場合。個々のパッケージされた集積固路に 外付けのバイパス用コンデンサを接続するために リード線が減くなり、不同なインダクタンスを含 むことになり、突装強関も大きくなる欠点があり。 これらの問題を解決するような翌朝があった。

#### (3) 健来技術と問題点

第1図は従来の複数の銀積回路をパッケージした半準体装置とa、25をブリント基板を上に実装置した場合の糾視図であり、プリント基板1に穿たれた透孔に実積回路をペッケージした半導体装置とa、25の外部9円ドを弾入し、ハンダ付けでプリント板上の外部回路(図景をす)に接続するとともに挙導体装置とa、25はプリント基板上に固定され、横足ば電線用端子3a、

3 b ' と接地端子3 a 、 3 b 簡にそれぞれバイパスポコンデンサイa 、 4 b が外付けされて、上記したように電源よりのパルス性雑音及び集積回路 2 a 、 2 b の個々の医路より発生するパルス性雑 。 音を吸収させている。

しかし、上述の構故による実装構造ではြ想源別 端子3g 1、3g 1 からコンデンサ 4 g。 4 b に 至るりード独及び接触線子3a.3g からコンデ ンサもc、4gに至るリード線(実際にはブリン 1基版にパターニングされるがリード4a 1.

- 3 -

第2図は、本籍明を譲放する「Cパッケージに おけるモールディング成型前のリードフレームの 平前閣である。

第2回において、例えばコパール(Fe−Ni−coe)等の金属に所定のパクーエングを行いエッチング或いはプレス型で打扱いて形成したリードフレームの延袂の複数の外リード部5と、中央部に設けられた矩形状のステージ6上に移動した1Cチップ7とはワイヤーBにてポンディングされば気的を続がなされている。

ここで、本実練例においては例えばり6ピンの 単写体装置であるために、ステージ部を支持する タイパー 1 Ca. 1 O b を除き左右に各々8本づ つの足が限1からは16まで都合16本設けられ ている。そのうち最外線のピンすなわち降8. 他 16のピン5a. 5 b は通常接地崩及び電源周の リードとして各々用かられているが本実施例でも 同様に構成されている。そして電源用ピンすなわ ちぬ 8 のピン5 a のリード部の一部にはチップコ ンデンサ搭載用のランド部11が散けてありステ (り)として示す)が長くなり、不要なインダク タンスを含むだけでなくパルス低ノイズをひろい 更に実験複数が低下する欠点を座する。

#### (4) 発明の目的

本発明の目的は上記従来の欠点に循み、半導体リードフレームの電源ー接換側にチップコンデンサを取り付けることによって実装密度が大で、チップコンデンサの接続部のインダクタンスの小さいモールド型半導体装置を提供することにある。(5) 発明の構成

本発明の特徴とするところは、リードッレームにおけるチップ影戦局のステージを支持するタイパーと第1の電源機能用リードが接続され、接タイパーと第2の電源機能用リード間にチップコンデンテが取り付けられ、樹脂到走されてなることを特徴とする準確体整置を提供することによって達成される。

#### (6) 発明の実施側

以下、本発射の実施機を図額を参照しながら説明する。

**-** 4 -

ージ6に樹配もしくはメタル等で取り付けられて 路載された」にチップ?があり、更にチップコン デンサりが前記ランド部11とタイパー19ヵに 豆って例えばハンダ等にで接稿されている。 また。 接地用ピンすなわらぬ16ピン5b上タイパー 10bとの間に予めショートパー12を設けてあ る。なお、ぬ16のピン5bのリード部の一部は タイパー10bと個えばワイヤボンディングを行ってシャートさせてもよい。

以上の如くしてチップコンデンサー3は電源と 接触期に接続されたことになる。

また、タイパー16a、10bはインダクタン スの低下のためからも試いはチップコンデンサー の揺製及びピンとの接続上の関からも外リード部 1よりも相対的に幅広に形成しておく方が好都合 である。

なお、以上述べてきた構成の米導体装置はIC サップの背面を独地として実装した場合であった が、例えばICチップ自体に基級電柱が設定され ている場合のICチップの固定については振る

## 持爾哈59-72757(8)

1 Cチップを倒縮にて接着させておくことにより可能となる。すなわち外リード部からバッドを介して基板に賃貸を与える機に構成することにより、 1 Cチップのステージから電位を取る必要がない ためチップコンデンサーを上配と同様に搭載することが可能となる。

#### 17) 発閉の効果

以上述べて来たように、本発明を頂いるとチップコンデンサを外リード部と幅広に形成したタイパーとの間のリードフレーム上に実装してモールディングされているため、インダクダンスが小で実践密度が改善された単導体装置を得る効果を存する。

#### 4. 図画の簡単な説明

第1回は従来でのモールド型ICパッケージの 実装状態を示す新視個、第2回は本発明を用いた (Cパッケージのモールディング前のリードフレ ームの構成を示す平両型である。


1・・・プリント募版、 2 a, 2 b・・・ 単連体装置、 3 a. 3 b・・・接線端子、 3 a 、 3 b ・・・ 無郷用蝎子、 4 a .
4 b ・・・ バイパス月コンデンサ、 5 . 5 a .
5 b ・・・ 外リード邸(ピン) 6 ・・・ ス
テージ、 7 ・・・ I C チップ、 9 ・・・
チップコンデンサ、 1 0 a . 1 0 b ・・・ タ
イバー、 1 f ・・・ ランド部。

特許出願人 富士通緯式会社 代類人弁理士 松岡 宏図郎

- 7 -

- B -

## 第1図



# 第 2 図

